Што е половина одземач: Работа и неговите апликации, K-MAP, коло со помош на NAND Gate

За да ги обработиме информациите како светлина или звук од една до друга точка, можеме да користиме аналогни кола со давање соодветни влезови во форма на аналогни сигнали. Во овој процес, постојат шанси шумот да биде прифатен од влезните аналогни сигнали и тоа може да доведе до губење на излезниот сигнал, што значи дека без оглед на влезот што го обработуваме на влезно ниво не е еднаков на излезната фаза. За да се надминат овие дигитални кола се имплементирани. Дигиталното коло може да биде дизајнирано со логички порти. Логичките порти се електронско коло кое врши логички операции врз основа на нивните влезови и дава излез само еден бит, низок (Логика 0 = нула напон) или висок (Логика 1 = висок напон). Комбинираните кола може да се дизајнираат со повеќе од една логичка порта. Овие кола се брзи и независни од времето, без повратни информации помеѓу влезот и излезот. Комбинираните кола се корисни за аритметички и Булови операции. Најдобрите примери на комбинационите кола вклучуваат половичен собирач, целосен собирач, половина одземач, целосен одземач, мултиплексери, демултиплексери, енкодер и декодер. Што е половина одземач? се користи за одземање на двата бита од влезот. Овде излезот на одземачот е чисто зависен од сегашните влезови и не зависи од претходните фази. Излезите на полуодземачот се разлика и бароу. Слично е на артиметичкото одземање каде што ако подзаемот е поголем од минуендот ќе одиме на позајмица B =1 или во спротивно заемот би останал нула B=0. За да го разбереме подобро, ајде да влеземе во табелата за вистината прикажана подолу. полу-одземач-блок-дијаграм Табела на вистина Табелата за вистина на полу-одземач ги покажува излезните вредности според влезовите што се применуваат во фазите на внесување. Табелата на вистинитост е поделена на два дела. Левиот дел е означен како влезна, а десниот дел означен како излезна фаза. Во дигиталните кола, влезот 0 и влезот 1 означува логичка ниска и логичка висока. Според конфигурацијата, логичкиот низок значи нула напон, логичкиот висок значи висок напон (како 5V, 7V, 12V итн.). Влезни излези Влез -AInput -BDifference -DBarrow -B 000010 1001111100 Објаснување на табела за вистинитост Кога влезовите A и B се нула, излезите на полу -одземачот D и B се исто така нула. Кога влезот A е висок и B е нула, разликата е висока, т.е. Кога влезот А е нула, а влезот Б е висок, тогаш излезите на Д и Б се високи со соодветните. Кога двата влеза се високи, двата излеза на полу-одземачот се нула. Од горната табела на вистинитост, можеме Најдете ја равенката за разликата (D) и Barrow (B). Равенки за разликата-D: Разликата е висока кога влезовите A=1, B=1 и A=0, B=0. Од оваа изјава D = AB'+A'B = A⊕B. Според равенката D, таа ја означува портата Ex-или. Од оваа точка, равенката за Бароу Б ќе биде, B= A'BB=A'BОд горенаведените равенки за разлика и Бароу, можеме да го дизајнираме дијаграмот на колото на полуодземачот користејќи го K -MapK - картата MapKarnaugh го поедноставува Буловата алгебра. за колото за половина одземач. Ова е официјален метод за пронаоѓање на Буловата алгебарска равенка за секое коло. Ајде да ги решиме Буловите изрази за колото со полуодземач користејќи K-map.K-Map for Difference (D) и Barrow (B)К-мапа за разлика (D) и Бароу (Б) Според К-мапа првиот импликант е A'B, а вториот импликант е AB'. Кога ќе ја поедноставиме оваа две импликантна равенка, ќе ја добиеме поедноставената равенка за разликата на DD =A'B+AB'Потоа, D=A⊕B. Оваа равенка едноставно ја означува портата Ex-OR. За да го пронајдеме поедноставениот Булов израз за бароу Б, треба да го следиме истиот процес што го следевме за разликата D. Затоа, B=A'B. Половина одземач користејќи NAND GatesNAND порта и НИТУ портите се нарекуваат универзални порти. Тука, NAND портата се нарекува универзална порта бидејќи можеме да дизајнираме секаков вид дигитално коло со употреба на n бројни комбинации на NAND порти. Поради оваа специјалност, портата NAND се нарекува универзална порта. Сега, ние дизајнираме коло со полуодземање користејќи NAND порти.Можеме да го дизајнираме колото за полу-одземач со пет NAND порти. Размислете за A и B како влезови во првата фаза на NAND портата, неговиот излез повторно поврзан како еден влез со втората NAND порта како и трета NAND порта. Според нивните влезови, тој го дава излезот и во последната фаза од портите на NAND, разликата во излезот D и излезот Brow ќе биде на нивниот излез. Конечната разлика D излезна равенка е D = A EquB и бароува равенка B како B = A'B. Со користење на различна комбинација на NAND порти за изградба на полу-одземач, конечните равенки на разликата и бароу ќе бидат само D = A⊕B и B = A'B. на половина одземач Постојат различни примени на овие одземачи. Практично, тие се едноставни за анализа. Некои од нив се наведени како што следува. За да се одземат броевите присутни во најмалата позиција на колоните, овие одземачи се претпочитаат. Аритметичката и логичката единица (ALU) присутна во процесорот ја претпочита оваа единица за одземање. За да се минимизираат изобличувањата во звукот тие се користат.Врз основа на потребната операција, половина одземачот има способност да го зголемува или намалува бројот на оператори. Половина одземачи се користат во засилувачот. Додека се пренесуваат аудио сигналите, тие се користат за да се избегнат изобличувањата. Така, се работи за Коло за половина одземач. Во услови на реално време, одземање на повеќе броеви на битови не може да се направи со употреба на полу-одземачи. Овој недостаток може да се надмине со користење на целосен Subtractor.

Остави порака 

Список со пораки